數(shù)字設(shè)計(jì)和計(jì)算機(jī)體系結(jié)構(gòu)第二版 戴維·莫尼·哈里斯 pdf掃描版

數(shù)字設(shè)計(jì)和計(jì)算機(jī)體系結(jié)構(gòu)第二版是一本將數(shù)字邏輯和計(jì)算機(jī)體系結(jié)構(gòu)融合的書籍，由美國程序員戴維·莫尼·哈里斯編著。本書內(nèi)容豐富翔實(shí)，其特色在于使用并列方式講述SystemVerilog和VHDL，使讀者可以快速地對(duì)比兩種語言。第4章更是描述適用于這兩種硬件描述語言的原則，而且并列給出了這兩種語言的語法和實(shí)例。這種并列方法使得在教學(xué)中教師可以選擇其中一種硬件描述語言來講述，也可以讓讀者在專業(yè)實(shí)踐中很快地從一種描述語言轉(zhuǎn)到另一種描述語言。 

另外《數(shù)字設(shè)計(jì)和計(jì)算機(jī)體系結(jié)構(gòu)第二版》的第6、7、8章列舉了Intel公司x86處理器系列的體系結(jié)構(gòu)、微體系結(jié)構(gòu)和存儲(chǔ)器層次結(jié)構(gòu)。第8章還介紹了Microchip PIC32微控制器的外部設(shè)備。這些章節(jié)揭示了書中所講的概念如何應(yīng)用到很多PC內(nèi)部芯片和消費(fèi)電子產(chǎn)品的設(shè)計(jì)中，適用于在一個(gè)學(xué)期內(nèi)完成教學(xué)的數(shù)字邏輯設(shè)計(jì)和計(jì)算體系結(jié)構(gòu)入門課程，也可以用于兩個(gè)學(xué)期的教學(xué)。

內(nèi)容介紹

《數(shù)字設(shè)計(jì)和計(jì)算機(jī)體系結(jié)構(gòu)第二版》以一種流行的方式介紹了從計(jì)算機(jī)組織和設(shè)計(jì)到更細(xì)節(jié)層次的內(nèi)容，涵蓋了數(shù)字邏輯設(shè)計(jì)的主要內(nèi)容，展示了使用VHDL和Verilog這兩種主要硬件描述語言設(shè)計(jì)MIPS處理器的技術(shù)細(xì)節(jié)，并通過MIPS微處理器的設(shè)計(jì)強(qiáng)化數(shù)字邏輯的概念。本書的典型特色是將數(shù)字邏輯和計(jì)算機(jī)體系結(jié)構(gòu)融合，教學(xué)內(nèi)容反映了當(dāng)前數(shù)字電路設(shè)計(jì)的主流方法，并突出計(jì)算機(jī)體系結(jié)構(gòu)的工程特點(diǎn)，書中的大量示例及習(xí)題也可以加強(qiáng)讀者對(duì)基本概念和技術(shù)的理解和記憶。

章節(jié)目錄

本書贊譽(yù)

前言

第1章二進(jìn)制1

1.1課程計(jì)劃1

1.2控制復(fù)雜性的藝術(shù)1

1.2.1抽象1

1.2.2約束2

1.2.3三Y原則3

1.3數(shù)字抽象3

1.4數(shù)制4

1.4.1十進(jìn)制數(shù)4

1.4.2二進(jìn)制數(shù)5

1.4.3十六進(jìn)制數(shù)6

1.4.4字節(jié)、半字節(jié)和全字7

1.4.5二進(jìn)制加法8

1.4.6有符號(hào)的二進(jìn)制數(shù)8

1.5邏輯門10

1.5.1非門11

1.5.2緩沖器11

1.5.3與門11

1.5.4或門11

1.5.5其他兩輸入邏輯門11

1.5.6多輸入門12

1.6數(shù)字抽象13

1.6.1電源電壓13

1.6.2邏輯電平13

1.6.3噪聲容限13

1.6.4直流電壓傳輸特性14

1.6.5靜態(tài)約束15

1.7CMOS晶體管*16

1.7.1半導(dǎo)體16

1.7.2二極管17

1.7.3電容17

1.7.4nMOS和pMOS晶體管17

1.7.5CMOS非門19

1.7.6其他CMOS邏輯門19

1.7.7傳輸門20

1.7.8類nMOS邏輯20

1.8功耗*21

1.9總結(jié)和展望22

習(xí)題22

面試問題28

第2章組合邏輯設(shè)計(jì)29

2.1引言29

2.2布爾表達(dá)式31

2.2.1術(shù)語31

2.2.2與或式31

2.2.3或與式32

2.3布爾代數(shù)33

2.3.1公理33

2.3.2單變量定理33

2.3.3多變量定理34

2.3.4定理的統(tǒng)一證明方法35

2.3.5等式化簡(jiǎn)36

2.4從邏輯到門37

2.5多級(jí)組合邏輯39

2.5.1減少硬件39

2.5.2推氣泡40

2.6X和Z41

2.6.1非法值X41

2.6.2浮空值Z41

2.7卡諾圖42

2.7.1畫圈的原理43

2.7.2卡諾圖化簡(jiǎn)邏輯44

2.7.3無關(guān)項(xiàng)46

2.7.4小結(jié)47

2.8組合邏輯模塊47

2.8.1復(fù)用器47

2.8.2譯碼器50

2.9時(shí)序51

2.9.1傳播延遲和最小延遲51

2.9.2毛刺54

2.10總結(jié)55

習(xí)題55

面試問題60

第3章時(shí)序邏輯設(shè)計(jì)61

3.1引言61

3.2鎖存器和觸發(fā)器61

3.2.1SR鎖存器62

3.2.2D鎖存器63

3.2.3D觸發(fā)器64

3.2.4寄存器64

3.2.5帶使能端的觸發(fā)器65

3.2.6帶復(fù)位功能的觸發(fā)器65

3.2.7晶體管級(jí)鎖存器和觸發(fā)器的設(shè)計(jì)*66

3.2.8小結(jié)66

3.3同步邏輯設(shè)計(jì)67

3.3.1一些有問題的電路67

3.3.2同步時(shí)序電路68

3.3.3同步電路和異步電路70

3.4有限狀態(tài)機(jī)70

3.4.1有限狀態(tài)機(jī)設(shè)計(jì)實(shí)例70

3.4.2狀態(tài)編碼74

3.4.3Moore型狀態(tài)機(jī)和Mealy型狀態(tài)機(jī)76

3.4.4狀態(tài)機(jī)的分解79

3.4.5由電路圖導(dǎo)出狀態(tài)機(jī)80

3.4.6有限狀態(tài)機(jī)小結(jié)82

3.5時(shí)序邏輯的時(shí)序82

3.5.1動(dòng)態(tài)約束83

3.5.2系統(tǒng)時(shí)序83

3.5.3時(shí)鐘偏移*87

3.5.4亞穩(wěn)態(tài)88

3.5.5同步器89

3.5.6分辨時(shí)間的推導(dǎo)*90

3.6并行92

3.7總結(jié)94

習(xí)題95

面試問題100

第4章硬件描述語言101

4.1引言101

4.1.1模塊101

4.1.2硬件描述語言的起源101

4.1.3模擬和綜合102

4.2組合邏輯104

4.2.1位運(yùn)算符104

4.2.2注釋和空白104

4.2.3縮位運(yùn)算符106

4.2.4條件賦值106

4.2.5內(nèi)部變量106

4.2.6優(yōu)先級(jí)109

4.2.7數(shù)字109

4.2.8Z和X110

4.2.9位混合111

4.2.10延遲112

4.3結(jié)構(gòu)化建模113

4.4時(shí)序邏輯115

4.4.1寄存器115

4.4.2復(fù)位寄存器115

4.4.3帶使能端的寄存器116

4.4.4多寄存器116

4.4.5鎖存器119

4.5更多組合邏輯119

4.5.1case語句120

4.5.2if語句122

4.5.3帶有無關(guān)項(xiàng)的真值表122

4.5.4阻塞賦值和非阻塞賦值124

4.6有限狀態(tài)機(jī)127

4.7數(shù)據(jù)類型*130

4.7.1SystemVerilog130

4.7.2VHDL131

4.8參數(shù)化模塊*133

4.9測(cè)試程序135

4.10總結(jié)138

習(xí)題138

面試問題145

第5章數(shù)字模塊146

5.1引言146

5.2算術(shù)電路146

5.2.1加法146

5.2.2減法151

5.2.3比較器152

5.2.4算術(shù)邏輯單元153

5.2.5移位器和循環(huán)移位器154

5.2.6乘法*155

5.2.7除法*156

5.2.8補(bǔ)充閱讀156

5.3數(shù)制157

5.3.1定點(diǎn)數(shù)157

5.3.2浮點(diǎn)數(shù)*157

5.4時(shí)序電路模塊160

5.4.1計(jì)數(shù)器160

5.4.2移位寄存器160

5.5存儲(chǔ)器陣列162

5.5.1概述162

5.5.2動(dòng)態(tài)隨機(jī)訪問存儲(chǔ)器164

5.5.3靜態(tài)隨機(jī)訪問存儲(chǔ)器165

5.5.4面積和延遲165

5.5.5寄存器文件165

5.5.6只讀存儲(chǔ)器165

5.5.7使用存儲(chǔ)器陣列的邏輯167

5.5.8存儲(chǔ)器HDL167

5.6邏輯陣列168

5.6.1可編程邏輯陣列169

5.6.2現(xiàn)場(chǎng)可編程邏輯門陣列169

5.6.3陣列實(shí)現(xiàn)*173

5.7總結(jié)174

習(xí)題174

面試問題180

第6章體系結(jié)構(gòu)181

6.1引言181

6.2匯編語言182

6.2.1指令182

6.2.2操作數(shù)：寄存器、存儲(chǔ)器和常數(shù)183

6.3機(jī)器語言187

6.3.1R類型指令187

6.3.2l類型指令188

6.3.3J類型指令189

6.3.4解釋機(jī)器語言代碼189

6.3.5存儲(chǔ)程序189

6.4編程190

6.4.1算術(shù)/邏輯指令190

6.4.2分支193

6.4.3條件語句194

6.4.4循環(huán)195

6.4.5數(shù)組197

6.4.6函數(shù)調(diào)用200

6.5尋址方式206

6.6編譯、匯編和裝入208

6.6.1內(nèi)存映射208

6.6.2轉(zhuǎn)換成二進(jìn)制代碼和開始執(zhí)行程序209

6.7其他主題*211

6.7.1偽指令211

6.7.2異常212

6.7.3有符號(hào)指令和無符號(hào)指令212

6.7.4浮點(diǎn)指令213

6.8從現(xiàn)實(shí)世界看：x86結(jié)構(gòu)*214

6.8.1x86寄存器215

6.8.2x86操作數(shù)215

6.8.3狀態(tài)標(biāo)志216

6.8.4x86指令集216

6.8.5x86指令編碼218

6.8.6x86的其他特性219

6.8.7小結(jié)219

6.9總結(jié)219

習(xí)題220

面試問題227

第7章微體系結(jié)構(gòu)228

7.1引言228

7.1.1體系結(jié)構(gòu)狀態(tài)和指令集228

7.1.2設(shè)計(jì)過程229

7.1.3MIPS微體系結(jié)構(gòu)230

7.2性能分析230

7.3單周期處理器231

7.3.1單周期數(shù)據(jù)路徑231

7.3.2單周期控制235

7.3.3更多指令237

7.3.4性能分析239

7.4多周期處理器240

7.4.1多周期數(shù)據(jù)路徑240

7.4.2多周期控制244

7.4.3更多指令252

7.4.4性能分析254

7.5流水線處理器255

7.5.1流水線數(shù)據(jù)路徑257

7.5.2流水線控制258

7.5.3沖突258

7.5.4更多指令269

7.5.5性能分析269

7.6硬件描述語言表示*270

7.6.1單周期處理器270

7.6.2通用模塊274

7.6.3基準(zhǔn)測(cè)試程序276

7.7異常*279

7.8高級(jí)微體系結(jié)構(gòu)*281

7.8.1深流水線282

7.8.2分支預(yù)測(cè)282

7.8.3超標(biāo)量處理器284

7.8.4亂序處理器285

7.8.5寄存器重命名287

7.8.6單指令流多數(shù)據(jù)288

7.8.7多線程288

7.8.8同構(gòu)多處理器289

7.8.9異構(gòu)多處理器289

7.9從現(xiàn)實(shí)世界看：x86微體系結(jié)構(gòu)*290

7.10總結(jié)295

習(xí)題296

面試問題300

第8章存儲(chǔ)器和輸入/輸出系統(tǒng)301

8.1引言301

8.2存儲(chǔ)器系統(tǒng)性能分析304

8.3高速緩存305

8.3.1高速緩存中存放的數(shù)據(jù)305

8.3.2高速緩存中的數(shù)據(jù)查找305

8.3.3數(shù)據(jù)的替換311

8.3.4高級(jí)高速緩存設(shè)計(jì)*312

8.3.5MIPS高速緩存的發(fā)展*314

8.4虛擬存儲(chǔ)器315

8.4.1地址轉(zhuǎn)換316

8.4.2頁表317

8.4.3轉(zhuǎn)換后備緩沖器318

8.4.4存儲(chǔ)器保護(hù)319

8.4.5替換策略*319

8.4.6多級(jí)頁表*319

8.5I/O簡(jiǎn)介321

8.6嵌入式I/O系統(tǒng)322

8.6.1PIC32MX675F512H微控制器322

8.6.2通用數(shù)字I/O326

8.6.3串行I/O328

8.6.4計(jì)時(shí)器336

8.6.5中斷337

8.6.6模擬I/O339

8.6.7其他微控制器外設(shè)343

8.7PC I/O系統(tǒng)358

8.7.1USB359

8.7.2PCI和PCI Express360

8.7.3DDR3內(nèi)存360

8.7.4網(wǎng)絡(luò)360

8.7.5SATA361

8.7.6連接到PC361

8.8從現(xiàn)實(shí)世界看：x86存儲(chǔ)器和I/O系統(tǒng)*363

8.8.1x86高速緩存系統(tǒng)363

8.8.2x86虛擬存儲(chǔ)器364

8.8.3x86可編程I/O365

8.9總結(jié)365

后記365

習(xí)題365

面試問題371

附錄A數(shù)字系統(tǒng)實(shí)現(xiàn)372

附錄BMIPS指令396

附錄CC語言編程400

附錄DMIPS處理器的FPGA實(shí)現(xiàn)433

補(bǔ)充閱讀452

索引454

使用說明

1、下載并解壓，得出pdf文件

2、如果打不開本文件，請(qǐng)務(wù)必下載pdf閱讀器

3、安裝后，在打開解壓得出的pdf文件

4、雙擊進(jìn)行閱讀試讀